贴片电阻也是贴片电阻的一种，通常在数字电路中用作并联端口的上拉或下拉电阻。使用拒接比使用多个固定电阻器更方便。上拉电阻通过一个阻值作为电流限制，用于在高电平箝制不确定信号。上拉电阻是指设备的输入电流，下拉电阻是指设备的输出电流。此外，上拉电阻值的选择原则包括:考虑到节电和芯片的灌注电流容量，上拉电阻值应足够大。对于高速电路，过多的上拉电阻会使边缘变平。

贴片电阻也是贴片电阻的一种，通常在数字电路中用作并联端口的上拉或下拉电阻。

使用拒接比使用多个固定电阻器更方便。上拉电阻通过一个阻值作为电流限制，用于在高电平箝制不确定信号。类似地，下拉电阻将不确定信号夹在低电平。上拉电阻是指设备的输入电流，下拉电阻是指设备的输出电流。

那么什么时候使用下拉电阻呢？当TTL电路驱动CMOS电路时，如果TTL电路的输出高电平低于CMOS电路的最低高电平(一般为3.5V)，那么就需要在TTL的输出端连接一个拉电阻来增加输出高电平。OC门电路必须增加一个拉电阻来增加输出电平。

为了增加输出引脚的驱动能力，上拉电阻上经常使用一些微控制器引脚。在CMOS芯片中，为了防止静电造成的损坏，不能将未使用的引脚挂起。通常，连接一个拉电阻来降低输入阻抗并提供一个放电路径。该芯片的引脚上增加了拉电阻，提高了输出电平，从而提高了芯片输入信号的噪声容限，增强了抗干扰能力。

提高总线的抗电磁干扰能力。当引脚悬挂时，更容易接受外界电磁干扰。长线路传输中电阻失配容易引起反射波干扰，下拉电阻为电阻匹配，可以有效抑制反射波干扰。

此外，上拉电阻值的选择原则包括:考虑到节电和芯片的灌注电流容量，上拉电阻值应足够大。高电阻，低电流。为了确保足够的驱动电流，考虑的因素应该足够小;

低电阻，大电流。对于高速电路，过多的上拉电阻会使边缘变平。综合以上三点，一般选择在1K ~ 10K之间。这同样适用于下拉电阻。

摘自：http://www.sznse.com/Article/tppzzdlzdz.html